FOWLP, 반도체 TSMC 잡는다 삼성이 4분기 도입하는 ‘패키징’ 기술은?

FOWLP, 반도체 TSMC 잡는다 삼성이 4분기 도입하는 ‘패키징’ 기술은?

패키징(Package)이란?

반도체는 크게 설계,생산,패키징 등으로 나뉩니다. 설계와 생산을 전공정(팹리스 공정)이라고 이야기 하고 패키징을 후공정(파운드리)이라 이야기를 합니다. 반도체 패키징은 전자기기에 맞는 형태로 제작하는 과정이고 또 반도체가 통신할 수 있게 전기 신호가 흐르는 길을 만들고 또 반도체를 쌓아 올리고 포장을 하는 과정을 패키징이라 이야기 합니다.

고성능 반도체에 대한 기술이 본격화 하면서 시장이 점점 커지고 있습니다.

 

WLP(웨이퍼 레벨 패키징)이란??

기존 패키징은 웨이퍼를 자르고 패키징을 합니다. 웨이퍼 레벨 패키징은 다수의 다이를 한번에 패키징 하는 겁니다. 즉, 자르지 않고 웨이퍼 그대로 패키징을 합니다. 하나씩 하는걸 한번에 여러개 진행하는 겁니다. 그러므로 시간을 단축시킬 수 있습니다.

 

FOWLP(Fan-Out Wafer Level Package)이란??

웨이퍼 상에서 패키징을 한번에 진행하는데 패키징 전에 다이를 먼저 잘라내고 배치하는 작업을 합니다. 사이사이에 공간이 생기는데 그 공간으로 칩 사이즈에 비해 넓은 I/O 면적을 확보하고 칩 안정성도 높아집니다. 즉, 불량이 덜 나오기 때문에 수율이 좋아지며 마진이 좋아집니다. PCB가 아닌 실리콘 웨이퍼에 직접 실장하는 기술이며 PCB를 하지 않는 만큼 제조 원가가 낮아집니다. 또 방열기능도 높아지고 중요한건 두께가 얇아지는 기술이라 보시면 됩니다. 삼성전자에서 FOWLP는 기존 패키지 대비 칩 크기를 1/16 정도의 수준으로 줄일 수 있다고 언급을 했습니다.

FIWLP(Fan-In Wafer Level Package)이란??

회로를 웨이퍼에 인쇄를 하면 그 위에 숄더볼을 붙여서 PCB와 접합해 패키징을 하고 칩을 잘라내는 방식이라 보시면 됩니다. 패키징이 끝난 후 집을 잘라서 패키지의 사이즈와 칩 사이즈가 동일합니다.

 

FOWLP 패키지로 만들면 어떤 부분에서 적합한가?

모바일 제품쪽에서 유리합니다. 즉, 가상현실 기기 , 증강현실 기기 ,로봇 등 앞으로 발전하는 기술에 유리한 반도체 입니다.

삼성이 예전부터 TSMC 추격을 하려면 도입을 해야 한다 라고 이야기가 3년 ~ 4년 전부터 떠들썩 했던 내용 입니다.

과거 TSMC가 16년도에 도입하면서 파운드리쪽 물량을 선점했던 기술입니다. 올해 연말 삼성전자가 도입하려 준비중 입니다.

FOWLP 관련주는 무엇인가?

1. LB세미콘


LB세미콘은 최근 FOWLP를 신규사업으로 추진해 기술 개발을 마무리 하였습니다. 현재는 상용화를 위해서 국내외 반도체 기업들하고 협상을 하고 있습니다.

올해 반도체 심포지엄에 참여했습니다. 내용은 LB세미콘은 2025년까지 글로벌 OSAT 10위권 기업으로 도약한다는 목표 하에 지난해부터 ‘ECTC(The Electronic Components and Technology Conference)’, ‘유럽연합 전력반도체 경영진 회의(EU PSES)’ 등의 주요 글로벌 전시에 참여하고 있다. 이번 행사에서도 글로벌 고객사 확보를 위한 프로모션을 적극 진행할 계획이다 . 지속적인 사후 관리를 통해 매출 증대 기회를 확보할 수 있을 것으로 전망된다. LB세미콘은 23년간 반도체 후공정 분야에 집중해온 OSAT 전문 기업으로 디스플레이구동칩(DDI), 이미지센서(CIS), 전력관리반도체(PMIC) 등의 시스템 반도체 비즈니스 경쟁력을 갖고 있다. 최근에는 후공정 분야에 대한 지속적인 투자와 전략적 협업을 통해 사업 영역을 확대하며 수익 구조를 다변화하고 있다.

2) 네패스

최근에 FOWLP 를 이용한 핵심 소재 및 공정 기술 개발 완료, 네패스는 FOWLP 기술을 활용한 핵심소재와 공정기술 개발 과제가 정부 지원을 받는 국책과제로 선정되었습니다.

네패스, FoWLP 이용한 3D IC 핵심기술 확보…고성능 AI반도체 적용한다

https://byline.network/2023/04/11-257/

Leave a Comment